职责描述

• 建立微体系结构规范和测试计划；
• 根据规范实现RTL；
• 综合RTL并在适当的IO约束下关闭计时；
• 在仿真、门仿真/功率仿真、UPF流和芯片启动中验证RTL；
• 完成上级交予的其他临时性工作。

任职资格

• 5年以上ASIC设计和验证经验
• 较强的Verilog/VHDL编程技能，包括单元级验证
• 有与软件工程师合作验证软件和硬件集成的经验。

期望资格

• 具有在ASIC上集成和验证高速接口（USB、DDR）和网络协议（以太网）的经验
• 具有在ASIC上设计和验证外围设备SPI、QSPI、UART、I2C、SDIO、DMA、AXI总线仲裁器/监视器的经验
• 具有验证和调试多处理器ASIC系统的经验；
• 具备对合成约束（IO和芯片内部）的专业知识，以及从头开始设置合成约束的能力.
• 具有设计编译器、正式验证、黄金时间、CDC、Lint的经验

学历要求

• 本科或硕士